ՀՀ ԳԱԱ եւ ՀՊՃՀ Տեղեկագիր. Տեխնիկական գիտություններ =Proceedings of the NAS RA and SEUA: Technical Sciences

Synthesizable assertions for clock domain crossing verification for the USB prototype

Melikyan, V. Sh. and Krrikyan, H. R. and Hovhannisyan, T. S. and Babayan, D. R. (2016) Synthesizable assertions for clock domain crossing verification for the USB prototype. Հայաստանի ԳԱԱ Տեղեկագիր: Տեխնիկական գիտություններ, 69 (2). pp. 138-150. ISSN 0002-306X

[img]
Preview
PDF - Requires a PDF viewer such as GSview, Xpdf or Adobe Acrobat Reader
766Kb

Abstract

A method of functional verification of Clock Domain Crossing synchronization logic by using synthesizable assertions within the FPGA prototype is presented. Ներկայացված է մեթոդ՝ սինթեզվող հաստատումների միջոցով սինքրոազդանշանի տարբեր տիրույթներով ազդանշանի անցումը սինքրոնացնող տրամաբանական սխեմաների ֆունկցիոնալ թեստավորման համար: Представлен метод функционального тестирования синхронизирующих логических схем для перехода сигналов через разные области тактовой частоты при помощи синтезируемых утверждений.

Item Type:Article
Additional Information:Սինթեզվող պնդումներ՝ համապիտանի հաջորդական դողի նախատիպում տակտային ազդանշանի տարբեր տիրույթներով անցումը սինքրոնացնող տրամաբանական սխեմաների թեստավորման համար; Ситезируемые утверждения для проверки логических схем, синхронизирующих переход сигналов через разные области тактовой частоты в прототипе универсальной последовательной шпины
Uncontrolled Keywords:Մելիքյան Վ. Շ., Կրրիկյան Հ. Ռ., Հովհաննիսյան Տ. Ս., Բաբայան Դ. Ռ., Меликян В. Ш., Кррикян А. Р., Аваннисян Т. С., Бабаян Д. Р., Universal Serial Bus, FPGA, Clock Domain Crossing
Subjects:T Technology > TK Electrical engineering. Electronics Nuclear engineering
ID Code:4089
Deposited By:Fundamental Scientific Library
Deposited On:25 Aug 2016 16:52
Last Modified:21 Apr 2020 01:53

Repository Staff Only: item control page